<rp id="fwvt1"></rp>

        [發明專利]通孔單元的確定方法、裝置、電子設備及存儲介質在審

        專利信息
        申請號: 202211437429.8 申請日: 2022-11-17
        公開(公告)號: CN115577672A 公開(公告)日: 2023-01-06
        發明(設計)人: 劉澤;尹舒;翟翠紅 申請(專利權)人: 深圳鴻芯微納技術有限公司
        主分類號: G06F30/394 分類號: G06F30/394;G06F115/12
        代理公司: 北京超凡宏宇專利代理事務所(特殊普通合伙) 11463 代理人: 曹延鵬
        地址: 518000 廣東省深圳市南山區粵*** 國省代碼: 廣東;44
        權利要求書: 暫無信息 說明書: 暫無信息
        摘要: 本申請涉及集成電路技術領域,尤其涉及一種通孔單元的確定方法、裝置、電子設備及存儲介質,用于提高通孔單元的確定效率。主要方案為:從當前版圖設計信息中識別出布線金屬層的金屬線寬度;計算所述布線金屬層的金屬線寬度與通孔單元庫中各通孔單元金屬層的金屬寬度分別對應的寬度差,所述通孔單元庫中包含不同通孔單元信息分別對應不同的通孔單元金屬層的金屬寬度;根據寬度差最小的通孔單元金屬層對應的通孔單元信息,確定所述布線金屬層的通孔單元。
        搜索關鍵詞: 單元 確定 方法 裝置 電子設備 存儲 介質
        【主權項】:
        暫無信息
        下載完整專利技術內容需要扣除積分,VIP會員可以免費下載。

        該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于深圳鴻芯微納技術有限公司,未經深圳鴻芯微納技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服

        本文鏈接:http://www.musicboxmix.net/patent/202211437429.8/,轉載請聲明來源鉆瓜專利網。

        同類專利
        • 通孔單元的確定方法、裝置、電子設備及存儲介質-202211437429.8
        • 劉澤;尹舒;翟翠紅 - 深圳鴻芯微納技術有限公司
        • 2022-11-17 - 2023-01-06 - G06F30/394
        • 本申請涉及集成電路技術領域,尤其涉及一種通孔單元的確定方法、裝置、電子設備及存儲介質,用于提高通孔單元的確定效率。主要方案為:從當前版圖設計信息中識別出布線金屬層的金屬線寬度;計算所述布線金屬層的金屬線寬度與通孔單元庫中各通孔單元金屬層的金屬寬度分別對應的寬度差,所述通孔單元庫中包含不同通孔單元信息分別對應不同的通孔單元金屬層的金屬寬度;根據寬度差最小的通孔單元金屬層對應的通孔單元信息,確定所述布線金屬層的通孔單元。
        • 基于深度強化學習的X結構繞障Steiner最小樹方法-202210867726.X
        • 劉耿耿;游杰;楊禮亮;郭文忠 - 福州大學
        • 2022-07-22 - 2023-01-06 - G06F30/394
        • 本發明涉及一種基于深度強化學習的X結構繞障Steiner最小樹方法,包括以下三個階段:預處理階段,基于最小生成樹算法來簡化多引腳線網問題,構建MST;布線主階段,利用MST來建立DRL中智能體訓練的環境,最后利用訓練好的智能體來完成布線,得到XSMT,然后根據繞障策略來完成繞障得到OAXSMT;后處理階段,利用DFS算法對OAXSMT進行拆環得到布線結果,并計算布線結果的線長。本發明能快速有效的獲取最優布線結果,提高超大規模集成電路物理設計效率。
        • 一種GPU加速構建最小直角斯坦納樹的芯片布線方法-202211285801.8
        • 林亦波;郭資政;谷豐 - 北京大學
        • 2022-10-20 - 2023-01-03 - G06F30/394
        • 本發明公布了一種GPU加速構建最小直角斯坦納樹的芯片布線方法,屬于集成電路設計自動化技術領域,涉及集成電路芯片布線技術,設計了一種應用于芯片布線的GPU加速計算的最小直角斯坦納樹構建方法,使用GPU大規模并行加速多個線網的斯坦納樹搜索過程,包括:查找表初始化,獲得扁平化的斯坦納樹分支列表和分支查找表索引,并從CPU內存復制到GPU顯存;線網數據初始化,獲得線網的管腳列表和管腳起始位置索引,并從CPU內存復制到GPU顯存;線網并行分割,建立分層的線網分割森林;線網并行求解合并;本發明提供的技術方案提升了集成電路芯片布線的計算效率。
        • 基于ringbus的雙向自由轉發結構裝置及方法-202211295142.6
        • 陳紀平;閆振林;史順達 - 蘇州雄立科技有限公司
        • 2022-10-21 - 2023-01-03 - G06F30/394
        • 本發明涉及基于ringbus的雙向自由轉發結構裝置及方法。該基于ringbus的雙向自由轉發結構裝置包括環形總線拓撲結構;環形總線拓撲結構上設有多個依次連接的站點,且每個站點具有與至少一個模塊連接的輸入和輸出端口;多個站點至少包括第一站點和第二站點,第一站點通過左路徑或右路徑到達第二站點,左路徑和右路徑分別為多個站點構成的鏈路;RR調度器與多個依次連接的站點連接。本發明基于ringbus的雙向自由轉發結構裝置及方法,選用用時短的行走路徑進行數據傳輸,降低了環形總線帶來的數據傳輸延時。在保證數據傳輸效率的情況下,優化了布局布線方式,從而優化芯片面積。
        • 約束文件的導入方法、裝置、設備及存儲介質-202211151714.3
        • 曾航;丁偉;姚瑞 - 深圳市紫光同創電子有限公司
        • 2022-09-21 - 2022-12-30 - G06F30/394
        • 本發明公開了一種約束文件的導入方法、裝置、設備及存儲介質,所述方法包括:接收導入約束文件的請求信號,根據所述請求信號獲取所述約束文件;解析所述約束文件,獲取匹配信息,根據所述匹配信息將所述約束文件中的信號與目標約束界面中的信號進行匹配;所述約束文件中的所述信號與所述目標約束界面中的所述信號相對應;若所述約束文件的所述信號和所述目標約束界面中的所述信號匹配成功,則根據所述目標約束文件中信號的目標約束規則信息更新所述約束界面中信號的約束規則。通過分析用戶導入的約束文件,將約束文件中的引腳約束正確反饋并更新到用戶界面的信號上。在生成授權文件時,不用重復在界面上給各個信號分配引腳。
        • 一種考慮先進制程約束和單元移動的全局布線方法-202211267276.7
        • 申福恒;朱自然 - 東南大學
        • 2022-10-17 - 2022-12-27 - G06F30/394
        • 本發明設計了一種考慮先進制程約束和單元移動的全局布線方法,屬于集成電路設計自動化領域,該方法主要包括如下步驟:(1)對于給定的具有先進制程約束且有初始布局布線解的網表,執行功耗感知的布線優化;(2)構建布線層約束感知的查找表;(3)基于前級構建的查找表,提出時序驅動的增益圖生成方法;(4)確定當前輪次單元移動的順序;(5)根據前級確定的單元移動順序,執行單元移動及線網部分拆線重布;(6)執行聚類移動及線網部分拆線重布線;(7)執行單元移動量合法化及線網布線優化。本發明能夠在考慮先進制程約束的前提下,基于本方法中提出的高精度單元位置預測算法,執行高效的單元移動來有效降低全局布線線長。
        • 糾偏結構、差分走線和差分走線的相位差補償方法-202211121799.0
        • 段云艷;李仁峰;曹雙林 - 中科可控信息產業有限公司
        • 2022-09-15 - 2022-12-23 - G06F30/394
        • 本發明公開了一種糾偏結構、差分走線和差分走線的相位差補償方法。該糾偏結構包括:位于第一傳輸線的鼓包部和位于第二傳輸線的凸起部,鼓包部由第一圓弧、半圓角矩形和第二圓弧連接組成,用于對第一傳輸線進行相位差補償和阻抗調整;凸起部的線寬等于半圓角矩形的線寬,用于對第二傳輸線進行阻抗調整。本實施例的技術方案,通過采用包括鼓包部和凸起部的糾偏結構,可以通過單次調用該糾偏結構實現對較大相位差值的補償,可以縮短相位差補償所需的差分走線長度,可以降低信號傳輸損耗,且在信號傳輸速率較高時可以減少阻抗不連續點的數量,可以避免差分走線阻抗不匹配的問題,同時可以降低仿真工作量。
        • 一種PCB交互式自動布線方法、系統、設備及介質-202211162628.2
        • 范琳琳 - 蘇州浪潮智能科技有限公司
        • 2022-09-23 - 2022-12-23 - G06F30/394
        • 本發明提出了一種PCB交互式自動布線方法,包括:建立與PCB布線軟件之間的通信連接;獲取PCB布線軟件中用戶選取的待布線區域信息;針對獲取的待布線區域信息進行可行性校驗;可行性校驗通過后,獲取待布線區域中的布線信息;將獲取的待布線區域中的布線信息進行預處理,生成布線格式文件;將布線格式文件導入到自動布線工具中進行布線,本發明還提出了一種PCB交互式自動布線系統、設備及介質,提高了PCB自動布線的可靠性。
        • 一種數據傳輸系統、方法、裝置及存儲介質-202211271573.9
        • 郭燕慧;姜紅兵;翁超;曹雙林;黃建新;鄒小兵 - 中科可控信息產業有限公司
        • 2022-10-18 - 2022-12-23 - G06F30/394
        • 本發明公開了一種數據傳輸系統,包括:控制器芯片、印制電路板以及至少一個存儲芯片組;存儲芯片組包括表層存儲芯片和底層存儲芯片;控制器芯片中第一子通道的高位字節信號線在表層沿第一方向,由第一子通道的高位字節引腳延伸至第一預設區域,并在第一預設區域通過過孔進入第二布線內層,再經過第二布線內層后接入底層存儲芯片;其中,第一方向為遠離第二子通道的低位字節引腳的方向。本發明實施例的技術方案,在不增加制作印制電路板的工藝復雜度的同時,避免了較長距離的表層布線導致串擾較大的問題出現,降低了信號傳輸阻抗和外界干擾,提升了數據傳輸系統的穩定性,另外,避免了信號線與過孔距離過近引發的串擾問題。
        • 一種雙倍速率同步動態隨機存儲器的分組方法及裝置-202011458830.0
        • 熊勇生 - 恒為科技(上海)股份有限公司
        • 2020-12-11 - 2022-12-23 - G06F30/394
        • 本發明提供了一種雙倍速率同步動態隨機存儲器的分組方法及裝置,利用印制電路板中網絡的命名格式,即網絡名包括芯片名、雙倍速率同步動態隨機存儲器名和網絡名的特點,通過在分組指令中輸入包括至少一個關鍵詞的關鍵詞組,在印制電路板范圍內搜索網絡名包含有關鍵詞組的網絡,從而根據搜索到的網絡的命名格式,自動實現為雙倍速率同步動態隨機存儲器設置網絡分組,避免人工進行網絡分組導致的低效、易出錯的問題,提高了雙倍速率同步動態隨機存儲器的網絡分組效率。
        • ESD通路金屬線走線方法-202211164185.0
        • 李彥正 - 上海華虹宏力半導體制造有限公司
        • 2022-09-23 - 2022-12-20 - G06F30/394
        • 本發明公開了一種ESD通路金屬線走線方法,第一步,讀取芯片版圖數據,識別出IO區域并對各個引腳上分別打上對應的標簽;第二步,對于連接所述IO引腳的ESD器件通路的版圖走線進行標識;第三步,設定IO的ESD通路版圖走線的設計規則并找出違反設計規則的走線圖形;第四步,根據設計規則要求確定金屬走線的層次及走線寬度;第五步,通過第四步得出ESD通路上每層金屬允許連接的最大寬度;根據每層金屬的寬度以及連接的優先順序,形成連接性矩陣以及每層金屬的連接寬度矩陣;通過矩陣的乘運算得出一組ESD通路上的金屬走線的值,選出最優值;第六步,根據選出的最優值,完成芯片版圖上其他區域的連接IO的ESD通路的物理版圖走線的優化修正。
        • 尺寸信息輸出方法、裝置及電子設備-202211178276.X
        • 焦曉楊;晉力京 - 北京百度網訊科技有限公司
        • 2022-09-23 - 2022-12-20 - G06F30/394
        • 本公開提供了一種尺寸信息輸出方法、裝置及電子設備,涉及電子電路技術領域,具體涉及量子芯片技術領域。具體實現方案為:獲取量子芯片的目標信息,目標信息包括所述量子芯片的規模信息、結構信息、元件信息、引腳信息和測控線寬度信息,所述量子芯片包括量子比特層和布線層,所述量子比特層用于部署所述量子芯片中負責運算和讀取的元件,所述布線層用于部署控制和讀取所述量子比特層中元件狀態的測控線;基于所述規模信息、所述結構信息和所述元件信息,確定所述量子比特層的第一尺寸信息;基于所述規模信息、所述引腳信息、所述測控線寬度信息和所述第一尺寸信息,確定所述布線層的第二尺寸信息;輸出所述第一尺寸信息和所述第二尺寸信息。
        • 幾何圖形的表示方法、提取方法、存儲介質-202211222041.6
        • 李柏;趙寬紅;陳杰;白耿;黃國勇;戴勇 - 深圳國微福芯技術有限公司
        • 2022-10-08 - 2022-12-20 - G06F30/394
        • 本發明公開了一種幾何圖形的表示方法、提取方法、存儲介質。其中幾何圖形的表示方法,通過預設的格式文本對幾何圖形進行表示;所述預設的格式文本的內容包括:文件校驗信息、分辨率信息、幾何圖形信息、結束標志;所述幾何圖形信息通過二維路徑信息、矩形信息、旋轉矩形信息、梯形信息、邊信息、三維路徑信息當中的至少一種來表示。本發明的幾何圖形的表達方式多種多樣,且并非采用二進制的方式進行表達,相對來說,更加通俗易懂。
        • 可處理電學和幾何約束的模擬電路布線自動化方法及系統-202211422995.1
        • 林亦波;高笑涵;張昊懿;王潤聲;黃如 - 北京大學
        • 2022-11-15 - 2022-12-20 - G06F30/394
        • 本發明公布了一種可處理電學和幾何約束的模擬電路布線自動化方法及系統,對于模擬電路電學約束,使用斯坦納樹建模關鍵線網的布線拓撲,計算線網線段的布線線寬;對于模擬電路幾何約束,使用優化的A星算法作為尋路算法尋找布線路徑;系統包括:構建樹狀布線拓撲模塊、線寬計算模塊和尋路布線模塊;根據模擬電路版圖的電學約束、幾何約束和模擬電路版圖設計要求,使用尋路算法獲取可行的模擬電路版圖布線結果,由此實現可處理電學和幾何約束的模擬電路自動化布線。本發明可實現高效的模擬電路自動布線,且自動布線完成的版圖具有與人工布線結果接近的電路性能。
        • 一種芯片測試載板的設計方法、裝置、設備及介質-202211426658.X
        • 楊子慶 - 蘇州浪潮智能科技有限公司
        • 2022-11-15 - 2022-12-20 - G06F30/394
        • 本發明涉及載板設計領域,尤其涉及一種芯片測試載板的設計方法、裝置、設備及介質。方法包括:基于測試機臺的連接點確定倍增被測芯片的數量的變化規則;通過所述變化規則計算所述測試機臺的不同類型的連接點在芯片測試載板上分別對應的焊接點的屬性,并根據探針和零件的數據信息計算得到所述探針和零件在所述芯片測試載板上分別對應的范圍;根據所述焊接點的屬性以及所述探針和零件對應的范圍建立所述測試機臺的連接點和所述芯片測試載板的焊接點的連接關系,并基于所述連接關系產生線路關系檔進行布線。本發明的方法可以實現芯片測試載板的測試芯片的數量倍增,減少測試時間及花費的成本,獲得更大的經濟效益。
        • 集成電路版圖的設計方法及系統、存儲介質-202211280779.8
        • 程仁豪 - 紹興中芯集成電路制造股份有限公司
        • 2022-10-19 - 2022-12-13 - G06F30/394
        • 本申請提供一種集成電路版圖的設計方法及系統、存儲介質,設計方法包括:獲取待設計的集成電路的電路圖,其中,所述集成電路包括輸入輸出單元,所述輸入輸出單元包括輸入輸出焊盤和所述靜電保護電路,所述靜電保護電路包括多個功能單元;將每個所述功能單元拆解為至少兩個子單元,其中,每個所述子單元包括至少一個靜電保護器件;對每個所述子單元進行物理實現,以獲得每個所述子單元對應的子版圖;將所述輸入輸出焊盤和所述子單元的子版圖進行拼接,以獲得對應的所述輸入輸出單元的版圖;將多個所述輸入輸出單元的版圖和目標IP的版圖進行拼接,以獲得所述集成電路的設計版圖。通過本申請的方法設計的版圖面積更小。
        • 布局布線同步的增量布局優化方法、裝置及計算機設備-202210722993.8
        • 不公告發明人 - 正心元科技(杭州)有限公司
        • 2022-06-21 - 2022-12-13 - G06F30/394
        • 本發明提供一種一種布局布線同步的增量布局優化方法、裝置及計算機設備,該方法包括根據邏輯綜合后獲得的網表文件和核心約束文件,在初始粗網格上依次放置包含有多個單元的每一模塊并同步進行該模塊與已放置模塊之間的布線。對模塊間的布局布線進行迭代驗證并根據驗證結果調整非法模塊位置或尺寸并同步調整其布線,直至滿足核心約束文件。細化網格并將每一模塊均劃分為多個子模塊,在每一模塊所在細化網格內同步布局布線多個子模塊;迭代驗證并同步調整非法子模塊的布局布線。重復細化網格、子模塊細分、細分子模塊的同步布局布線、迭代驗證以及非法細分子模塊的布局布線同步調整,直至迭代驗證滿足核心約束文件且時序收斂。
        • 電路路徑簡化方法及其系統-202211128592.6
        • 蔡璧禧 - 環勝電子(深圳)有限公司
        • 2022-09-16 - 2022-12-09 - G06F30/394
        • 本發明提供一種電路路徑簡化方法及其系統。初始路徑序列取得步驟取得多個初始路徑序列。各初始路徑序列包含多個元件標簽及多個線路標簽,元件標簽及線路標簽彼此交互排列。線路標簽查找步驟查找相同的線路標簽而產生線路標簽確認結果。元件標簽比對步驟依據線路標簽確認結果比對相鄰列于相同的線路標簽的二元件標簽是否相同。當二元件標簽為相同時,執行合并步驟而產生合并后元件標簽與合并后線路標簽。當二元件標簽不相同時,執行排列步驟而產生排列后元件標簽與合并后線路標簽。借此,簡化多個初始路徑序列為簡化后路徑序列。
        • 基于遷移學習的自動化芯片布線系統及方法-202211047620.1
        • 王皓軒;嚴駿馳;劉歡喜 - 上海交通大學
        • 2022-08-30 - 2022-12-06 - G06F30/394
        • 一種基于遷移學習的自動化芯片布線系統及方法,包括:數據預處理模塊、基礎模型模塊、分布距離度量模塊和遷移模型模塊,本發明可用于自動化快速求解不同芯片上近似最優的線路布局,解決傳統求解系統參數量大,求解速度慢,算力消耗大的問題、解決現存方法對不同規模芯片泛化性弱的缺陷并緩解處理大規模問題時耗時非常嚴重的問題。
        • 基于改進深度強化學習的總體布線方法-202110624691.2
        • 劉耿耿;楊禮亮;郭文忠;陳國龍 - 福州大學
        • 2021-06-04 - 2022-12-06 - G06F30/394
        • 本發明涉及一種基于改進深度強化學習的總體布線方法,包括以下步驟:步驟S1:通過Prim算法將多端線網分解為兩引腳問題;步驟S2:對所有兩引腳進行狀態編碼,并通過A*算法構造初始布線結果,存入經驗回放區進行預處理;步驟S3:完成預處理后傳入DDQN模擬環境,采用并發訓練,在預設的訓練周期中生成布線結果。本發明提出了基于深度強化學習的總體布線器,將布線問題劃分為多個端到端的路徑規劃子問題,智能體在有限的狀態下執行離散動作進行隨機決策和收益獲取,有效提高布線效率。
        • 一種用于實現寄生電容匹配的版圖-202222228565.8
        • 張睿卿;趙晶文;王建;張澤飛;張俊 - 上海類比半導體技術有限公司
        • 2022-08-23 - 2022-12-06 - G06F30/394
        • 本申請實施例提供一種用于實現寄生電容匹配的版圖,包括:第一信號線、第二信號線、縱向地線、橫向地線、第一金屬層和第二金屬層。其中,第一信號線包括第一區域和第二區域,第二信號線包括第三區域和第四區域??v向地線沿第一方向布置于第一金屬層,橫向地線沿第二方向布置于第二金屬層。第一區域和第三區域均與縱向地線平行,且布置于第一金屬層;第二區域和第四區域均與橫向地線平行,且布置于第二金屬層。第二區域和第四區域沿第二方向的長度相等,第二區域和第四區域均與位于第一金屬層的布線存在空間交叉。本申請實施例可以使第二區域和第四區域分別對橫向地線產生的寄生電容達到匹配。
        • 一種鍵盤柔體線路的行優化自動布線方法-202211151278.X
        • 章張健;周迪斌 - 蘇州科德軟體電路板有限公司
        • 2022-09-21 - 2022-12-02 - G06F30/394
        • 本發明公開了一種鍵盤柔體線路的行優化自動布線方法,鍵盤柔體線路行優化自動布線方法的步驟包括:鍵盤布線圖的預處理,構建觸點集合EK,確定初始PIN線和行優先的主要通道;依據觸點EK的行分布特點及密集程度,計算最佳通道C1;最佳通道C1構建局部網絡NL1,并構建包括待連接的獨立拓撲點和局部網絡的拓撲單元集合;計算任意兩個拓撲單元之間的距離;連接距離最小的兩個拓撲單元,逐步優化完成鍵盤整體布線。本發明采用的算法高效智能、準確率高、魯棒性強;能夠應用到鍵盤柔體線路的工業生產中,減少人工操作,降低成本、提高效率;且有效縮減鍵盤整體布線長度,節約成本。
        • 一種PCB走線自動等間距的方法及電子設備-202211006069.6
        • 王升明 - 深圳市維度創新實業有限公司
        • 2022-08-22 - 2022-11-29 - G06F30/394
        • 本發明公開了一種PCB走線自動等間距的方法:包括以下步驟,步驟一:打開Allegro軟件并調用skill程序;步驟二:基準走線間距的設定,對走線間距平均值的計算;步驟三:抓取區域內的所有走線,確定pcb設計走線端點坐標;步驟四:走線具體位置的識別和計算。該PCB走線自動等間距的方法及電子設備:通過基準設定模塊自動計算出pcb設計中的走線間距和平均間距,并根據抓取模塊選中pcb設計中的全部走線,通過識別模塊確定原走線的坐標位置,使得計算模塊能夠精準計算出新線段的布局端點坐標,提高對pcb設計的走線精度,同時調整模塊能夠自動對新走線進行布線,并對其進行檢驗,提高精度并確保布線的準確性,減低設計人員的工作量。
        • 一種PCB布線處理方法及處理裝置-202211151880.3
        • 王升明 - 深圳市維度創新實業有限公司
        • 2022-09-21 - 2022-11-29 - G06F30/394
        • 本申請公開了一種PCB布線處理方法,涉及PCB布線領域,一種PCB布線處理方法,該方法包括以下步驟:S1:繪制正確的原理圖和網絡表原理圖;S2:確定原件封裝設計規則,之后讀取設計規則和S1中的原理圖,完成原理圖到PCB的轉換;S3:設置環境參數;S4:規劃電路板;S5:將網絡表原理圖導入PCB設計軟件;S6:元件布局;S7:制訂詳細的布線規則;S8:開始進行布線:S9:敷銅與補淚滴;S10:保存和導出印制板文件;一種PCB布線處理裝置,包括處理器、讀取模塊、檢測模塊、布局布線設計模塊;通過此PCB布線處理方法和裝置,能夠整個布線過程更加規范,條理性更強,能夠提高布線效率,且在布線過程中能夠規避一些常見問題,進而提高了布線準確性。
        • 鏈狀量子芯片的布線方法、裝置、電子設備及存儲介質-202111301748.1
        • 晉力京;于博彥 - 北京百度網訊科技有限公司
        • 2021-11-04 - 2022-11-29 - G06F30/394
        • 本公開提供了一種鏈狀量子芯片的布線方法,涉及數據處理技術領域,尤其涉及量子計算領域。具體實現方案為:按照鏈狀量子芯片的多個引腳與鏈狀量子比特上多個量子比特的入口之間的對應關系,分別對多個引腳以及多個入口進行編碼;多個引腳中包括與該鏈狀量子比特的延伸方向平行的多個第一引腳;確定出第一入口和第一目標引腳并連接,其中,該第一入口的橫坐標與該第一目標引腳的橫坐標之間的距離滿足第一預設條件;根據剩余入口的編碼以及剩余引腳的編碼,一一對應連接各剩余入口以及各剩余引腳。該方案可以實現快速、準確的自動化布圖,且易于擴展到包含任意個量子比特的鏈狀量子芯片上,極大地提高整個量子芯片設計的效率。
        • 一種高匹配電阻走線方法及電路版圖-202210935352.0
        • 許海寧 - 英彼森半導體(珠海)有限公司
        • 2022-08-05 - 2022-11-29 - G06F30/394
        • 本發明公開了一種高匹配電阻走線方法及電路版圖,其中,方法包括:確定高匹配電阻的最小電阻組件單元;最小電阻組件單元包括:沿水平線依次設置的電阻RA、電阻RB、電阻RB和電阻RA;第一個電阻RA和第二個電阻RA通過第一金屬走線串聯,構成第一軌跡走線;第一個電阻RB和第二個電阻RB通過第二金屬走線串聯,構成第二軌跡走線;第一軌跡走線與第二軌跡走線呈蛇形布置,且相互平行、長度相等;第一軌跡走線與所有電阻RB在空間上均不相交;第二軌跡走線與所有電阻RA在空間上均不相交;將N個最小電阻組件單元依次首尾相連,完成高匹配電阻走線??稍诟咂ヅ潆娮璧倪^程中,實現精確的比例放大或比例分壓。
        • 基于線性規劃的新型逃逸布線方法-202210935900.X
        • 張路平;陳微 - 福州芯智聯科技有限公司
        • 2022-08-05 - 2022-11-25 - G06F30/394
        • 本發明提出基于線性規劃的新型逃逸布線方法,用于印刷電路板的布線設計,包括以下步驟;步驟S1、將逃逸布線的非線性問題等效為線性規劃問題,建立網絡流模型;步驟S2、將布線規則的各個約束分別描述為該線性規劃的約束條件,從而實現將非線性問題轉化為線性問題求解;步驟S3、確定擁塞部分的主要障礙點,將該點的路徑選擇問題重新表述為具有線性約束的ILP問題,再局部優化求解;步驟S4、反復迭代線性規劃的LP求解判斷擁塞和ILP局部優化以實現整體布線合法化,即:保留優化完的點的路徑,對余下點繼續交替使用線性規劃求解和局部啟發式優化,直至布線區域不再出現擁塞;本發明在滿足信號完整性和穩定性約束下,大大提高了布線效率,降低成本消耗。
        專利分類
        ×

        專利文獻下載

        說明:

        1、專利原文基于中國國家知識產權局專利說明書;

        2、支持發明專利 、實用新型專利、外觀設計專利(升級中);

        3、專利數據每周兩次同步更新,支持Adobe PDF格式;

        4、內容包括專利技術的結構示意圖、流程工藝圖技術構造圖;

        5、已全新升級為極速版,下載速度顯著提升!歡迎使用!

        請您登陸后,進行下載,點擊【登陸】 【注冊】

        關于我們 尋求報道 投稿須知 廣告合作 版權聲明 網站地圖 友情鏈接 企業標識 聯系我們

        鉆瓜專利網在線咨詢

        400-8765-105周一至周五 9:00-18:00

        咨詢在線客服咨詢在線客服
        tel code back_top
        日本少妇精品亚洲第一区
        <rp id="fwvt1"></rp>