<rp id="fwvt1"></rp>

        [發明專利]線路板、金屬走線制作方法及電子設備在審

        專利信息
        申請號: 202210656283.X 申請日: 2022-06-10
        公開(公告)號: CN115064439A 公開(公告)日: 2022-09-16
        發明(設計)人: 郭志林 申請(專利權)人: 昆山國顯光電有限公司
        主分類號: H01L21/3213 分類號: H01L21/3213;H01L21/027
        代理公司: 成都極刻智慧知識產權代理事務所(普通合伙) 51310 代理人: 陳萬藝
        地址: 215000 江蘇*** 國省代碼: 江蘇;32
        權利要求書: 查看更多 說明書: 查看更多
        摘要: 本申請實施例提供一種線路板、金屬走線制作方法及電子設備,通過采用光刻膠層對所述金屬層進行第一次刻蝕后,增加一次對所述光刻膠層加熱的工序后再進行第二次刻蝕以形成所需的金屬走線,如此,可以進一步減小所述光刻膠層相對于所述金屬層的坡度角,從而在對所述金屬層進行所述第二次刻蝕時,可以進一步減小形成的金屬走線的坡度角,進而提高具有所述金屬走線的線路板或電子設備的后續膜層的覆蓋性能。
        搜索關鍵詞: 線路板 金屬 制作方法 電子設備
        【主權項】:
        暫無信息
        下載完整專利技術內容需要扣除積分,VIP會員可以免費下載。

        該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于昆山國顯光電有限公司,未經昆山國顯光電有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服

        本文鏈接:http://www.musicboxmix.net/patent/202210656283.X/,轉載請聲明來源鉆瓜專利網。

        同類專利
        • 溝槽的形成方法-202211592481.0
        • 毛宇浩;廖軍 - 廣州粵芯半導體技術有限公司(CN)
        • 2022-12-13 - 2023-01-13 - H01L21/3213
        • 本發明提供了一種溝槽的形成方法,包括提供一襯底,襯底上依次形成有氧化層、多晶硅層及圖形化的掩模層,圖形化的掩模層的開口率小于1%;執行第一干法蝕刻工藝,蝕刻去除60%~80%厚度的多晶硅層,其蝕刻氣體包括氯氣及不含溴的鹵素氣體;以及,執行第二干法蝕刻工藝,蝕刻去除剩余厚度的多晶硅層,以形成溝槽,其蝕刻氣體包括氯氣及含溴的鹵素氣體。本發明中,在第一干法蝕刻工藝中去除盡量多的多晶硅層且同時盡量少產生聚合物,從而減少聚合物附著在溝槽的底部幾率,再利用第二干法蝕刻工藝中氯氣和含溴的鹵素氣體對多晶硅和氧化層較佳的刻蝕選擇比,從而達到減輕或者防止在溝槽的底部拐角處的異常凹陷的目的。
        • 一種不影響肖特基勢壘質量的正面金屬返工工藝-201811366635.8
        • 唐紅梅;王毅 - 揚州揚杰電子科技股份有限公司
        • 2018-11-16 - 2023-01-06 - H01L21/3213
        • 一種不影響肖特基勢壘質量的正面金屬返工工藝。涉及半導體制造工藝中的濕法腐蝕工藝,尤其涉及一種正面金屬返工工藝。提出了一種穩定、高效且不影響產品良率,可有效解決傳統工藝中PBE腐蝕液腐蝕Ti時的腐蝕時間極難控制的不影響肖特基勢壘質量的正面金屬返工工藝。芯片正面生長有金屬層A、金屬層B或金屬層C;所述返工工藝中通過清洗藥液腐蝕貼合于芯片正面的Ti,所述清洗藥液包括硫酸和雙氧水,所述硫酸和雙氧水的體積比為4:1。本發明有效避免了產品因制程異?;虮砻娈惓6霈F的報廢。
        • 半導體器件的制造方法-202210702924.0
        • 宮內國男 - 東京毅力科創株式會社
        • 2022-06-21 - 2023-01-03 - H01L21/3213
        • 本發明的目的在于提供一種提高半導體器件的特性的半導體器件的制造方法。半導體器件的制造方法包括:利用由Cl類氣體構成的第一處理氣體形成的等離子體,對氧化物半導體的上層的導電體層進行蝕刻的步驟;和利用由Ar氣體構成的第二處理氣體形成的等離子體,除去在上述氧化物半導體的溝道區域中形成的損傷層的步驟。
        • 含釕材料的選擇性移除-202280004116.5
        • 王柏瑋;X·C·陳;R·P·雷迪;O·賈恩;崔振江;王安川 - 應用材料公司
        • 2022-04-07 - 2022-12-30 - H01L21/3213
        • 示例性蝕刻方法可包括使含氧前驅物流入半導體處理腔室的處理區域中。所述方法可包括:使容納在處理區域中的基板與含氧前驅物接觸?;蹇砂ū┞兜尼憛^域,并且所述接觸可產生四氧化釕。所述方法可包括:使四氧化釕從暴露的釕區域的表面汽化??杀A粢欢康难趸尼?。所述方法可包括:使氧化的釕與含氫前驅物接觸。所述方法可包括:去除氧化的釕。
        • 一種可變選擇比SOI刻蝕方法-202211199406.8
        • 章文通;劉騰;田豐潤;張科;唐寧;何乃龍;張森;李肇基;張波 - 電子科技大學
        • 2022-09-29 - 2022-12-30 - H01L21/3213
        • 本發明涉及一種可變選擇比SOI刻蝕方法,通過如下步驟對絕緣體上硅材料進行刻蝕:(1)提供絕緣體上硅基片;(2)淀積可變選擇比的復合硬掩模代替不可變選擇比的傳統硬掩模;(3)涂膠;(4)制版,用光刻版定義要刻蝕的區域;(5)刻蝕定義區域的光刻膠;(6)刻蝕復合硬掩模;(7)去膠;(8)使用第二刻蝕方法以第一選擇比刻蝕頂層硅;(9)使用第三刻蝕方法以第二選擇比刻蝕埋氧層,本發明區別于傳統刻蝕技術,可避免在刻蝕埋氧層時對于深槽側壁的損傷,以及在刻蝕0.5μm以上的埋氧時,無需使用過厚的硬掩模,降低了工藝的成本,緩解了掩模應力同時提高了工藝的穩定性。
        • 用于制造半導體元件的系統及其集成電路圖案化的方法-202210974326.9
        • 何韋德;唐沛陞;吳漢威;龍元祥;林華泰;王辰戎 - 臺灣積體電路制造股份有限公司
        • 2022-08-15 - 2022-12-27 - H01L21/3213
        • 一種用于制造半導體元件的系統及其集成電路圖案化的方法,在對集成電路進行圖案化的方法中,當設置于測試基板上的具有已知厚度的測試層經歷傾斜角度電漿蝕刻時,接收測試層厚度變化數據。確定由傾斜角度電漿蝕刻引起的每個基板位置的重疊偏移數據?;诮邮盏降暮穸茸兓瘮祿_定重疊偏移數據。重疊偏移數據與半導體基板上的第一層的第一電路圖案與設置于基板上的第一層上的第二層的對應的第二電路圖案之間的重疊相關聯。在微影操作的期間,基于重疊偏移數據調整基板的位置,以在第二層上圖案化抗蝕劑層。第二層基于遮罩的投影布局圖案并使用傾斜角電漿蝕刻來圖案化。
        • 用于改善功率MOS器件多晶硅表面平整度的刻蝕方法-202010716679.X
        • 丁佳;吳長明;馮大貴;歐少敏;杜閆 - 華虹半導體(無錫)有限公司
        • 2020-07-23 - 2022-12-27 - H01L21/3213
        • 本申請半導體制造技術領域,具體涉及一種用于改善功率MOS器件多晶硅表面平整度的刻蝕方法。所述用于改善功率MOS器件多晶硅表面平整度的刻蝕方法,包括:將淀積有多晶硅層的器件置入刻蝕系統的反應腔中;提供六氟化硫氣體和四氯化硅氣體的混合作為刻蝕氣體,所述刻蝕氣體中的六氟化硫氣體和四氯化硅氣體的流量比為2.5:1至4:1;使得所述刻蝕氣體在刻蝕系統的工作環境下,對淀積有多晶硅層的器件進行刻蝕,形成生成物;抽走所述生成物。所述用于改善功率MOS器件多晶硅表面平整度的刻蝕方法,可以解決多晶硅表面不平整,晶圓表面缺陷較多的問題。
        • 半導體結構的形成方法-201911395527.8
        • 舒強;張迎春;王健;張冬平 - 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造(上海)有限公司
        • 2019-12-30 - 2022-12-23 - H01L21/3213
        • 本申請公開了一種半導體結構的形成方法,包括:提供柵極心軸掩模圖案和第一柵極掩模圖案;消除第一柵極掩模圖案中的間隙,使第一柵極掩模圖案形成輔助掩模圖案;組合柵極心軸掩模圖案和輔助掩模圖案,以形成目標掩膜圖案;提供襯底,襯底上形成有柵極結構材料層;基于目標掩膜圖案在柵極結構材料層上形成主心軸結構和偽心軸結構,主心軸結構對應柵極心軸掩模圖案,偽心軸結構對應第一柵極掩模圖案;在偽心軸結構的側壁形成偽側墻,在主心軸結構的側壁形成主側墻;以及在形成主側墻和偽側墻之后,去除主心軸結構、偽心軸結構和偽側墻。所述半導體結構的形成方法減小刻蝕負載效應并改善CD均一性。
        • 用于選擇性金屬化合物移除的系統及方法-202180032660.6
        • 崔振江;王安川 - 應用材料公司
        • 2021-09-07 - 2022-12-16 - H01L21/3213
        • 示例性的蝕刻方法可包括使含氟前驅物及含氫前驅物流至半導體處理腔室的遠程等離子體區域中??墒购瑲淝膀屛镆韵鄬τ诤膀屛锏牧鲃铀俾手辽?:1的流動速率流動。方法可包括形成含氟前驅物及含氫前驅物的等離子體以產生等離子體流出物。方法可包括使等離子體流出物流至容納基板的基板處理區域中?;蹇砂ㄣg或鈦材料的暴露區域及含硅材料或金屬的暴露區域。方法可包括用等離子體流出物接觸基板。方法可包括相對于含硅材料或金屬選擇性移除鉭或鈦材料。
        • 一種金屬硬掩膜一體化刻蝕的方法及裝置-202210941070.1
        • 廖軍;阮杰平 - 廣州粵芯半導體技術有限公司
        • 2022-08-08 - 2022-12-13 - H01L21/3213
        • 本申請公開了一種金屬硬掩膜一體化刻蝕的方法及裝置。該方法包括以下步驟:將待刻蝕晶圓置于半導體工藝腔室內的機臺上,該機臺上還設置有一環形墊圈,該待刻蝕晶圓位于該環形墊圈的內圓區域。在對該待刻蝕晶圓進行金屬硬掩膜一體化刻蝕處理時,同步對該環形墊圈進行預設升溫處理。本申請的技術方案,其可有效優化現有金屬硬掩膜一體化刻蝕工藝,提升產品良率,降低刻蝕過程中出現金屬硬掩膜層阻擋不夠問題的概率。
        • 金屬納米結構及其離子束刻蝕加工方法-202211076513.1
        • 羅先剛;高平;岳偉生;張濤;趙博文;蒲明博 - 中國科學院光電技術研究所
        • 2022-09-01 - 2022-12-06 - H01L21/3213
        • 本公開提供了一種使用離子束刻蝕加工金屬納米結構的方法,該方法包括:S1,將待加工樣品置于離子束刻蝕設備中,待加工樣品自下而上依次包括襯底、金屬膜層和光刻膠納米圖形層,光刻膠納米圖形層暴露出金屬膜層的刻蝕區;S2,使用離子束刻蝕金屬膜層的刻蝕區,刻蝕的時間為第一時長t1;S3,間歇離子束刻蝕,間歇的時間為第二時長t2;S4,重復S2~S3,直至刻蝕深度達到目標厚度;S5,去除光刻膠納米圖形層,得到目標金屬納米結構。本公開的方法能夠提高離子束的準直性、降低由于離子束刻蝕所引起的溫度升高效應,從而提高刻蝕精度和刻蝕圖形的質量。
        • 蝕刻方法和蝕刻裝置-202210547963.8
        • 新藤尚樹;楊元;鈴木春菜 - 東京毅力科創株式會社
        • 2022-05-18 - 2022-11-29 - H01L21/3213
        • 本發明提供一種蝕刻方法和蝕刻裝置,能夠在存在氮化鈦、以及鉬或鎢的基板上抑制鉬或鎢中的孔蝕的產生并蝕刻氮化鈦膜。蝕刻方法包括以下步驟:準備存在氮化鈦、以及鉬或鎢的基板;以及向基板供給含有ClF3氣體和N2氣體的處理氣體,來蝕刻氮化鈦。在蝕刻中,使處理氣體的ClF3氣體與N2氣體的分壓比成為使Mo或W的晶粒間界氮化到抑制孔蝕的產生的程度的值。
        • 一種電子器件表面處理方法-202010061425.9
        • 黃亞敏;董業民;陳曉杰 - 中國科學院上海微系統與信息技術研究所
        • 2020-01-19 - 2022-11-29 - H01L21/3213
        • 本發明涉及微納尺度材料樣品制備技術領域,特別涉及一種電子器件表面處理方法。所述電子器件包括襯底層和設在所述襯底層上的器件結構層,所述器件結構層內設有導通層和柵介質層,所述導通層和所述柵介質層內均設有金屬材料層;所述處理方法包括:對所述器件結構層減薄,使所述金屬材料層裸露在所述器件結構層表面,得到第一處理產物;對所述第一處理產物刻蝕,得到第二處理產物。本申請實施例所述的電子器件表面處理方法,通過對器件結構層減薄,使內部的金屬材料層裸露出器件結構,然后再刻蝕除去金屬材料層,為后續的三維原子探針技術表征分析提供保證,提高三維原子探針技術樣品分析的成功率。
        • 半導體器件及其制造方法-202211202126.8
        • 張振興 - 上海華虹宏力半導體制造有限公司
        • 2022-09-29 - 2022-11-25 - H01L21/3213
        • 本發明提供的半導體結構及其制造方法,由于在以掩膜層為掩膜刻蝕第二金屬層時,當形成在第二金屬層中的第二開口達到預定深度時,對第二金屬層執行去除工藝,以去除至少部分位于第二開口側壁上的殘留物,進而避免最終由第一金屬層和第二金屬層溝槽的相鄰柵線連接,以提升半導體結構性能。
        • 鋁互聯結構的刻蝕方法-202210966070.7
        • 李勇;吳長明;馮大貴;曹春生;余鵬;祝建;盧成博 - 華虹半導體(無錫)有限公司
        • 2022-08-12 - 2022-11-25 - H01L21/3213
        • 本申請涉及半導體集成電路制造技術領域,具體涉及一種鋁互聯結構的刻蝕方法。所述鋁互聯結構的刻蝕方法包括以下步驟:提供形成有鋁互聯結構的半導體器件定義出所述鋁互聯結構的目標區域,所述目標區域為需要進行刻蝕的區域;通入含氮氣的刻蝕氣體,使得所述刻蝕氣體與鋁互聯結構的目標區域反應,對所述鋁互聯結構的目標區域進行刻蝕后在所述鋁互聯結構的刻蝕面上形成氮化鋁保護膜。本申請提供了的鋁互聯結構的刻蝕方法,可以解決相關技術在鋁互聯結構中形成凹坑缺陷的問題。
        • 循環自限性刻蝕工藝-202180025482.4
        • 安東尼·舍皮斯;姜浩英 - 東京毅力科創株式會社
        • 2021-01-04 - 2022-11-18 - H01L21/3213
        • 一種加工襯底的方法,該方法包括:穿過襯底形成溝道,在該溝道的側壁上沉積多晶硅層,以及用氧化劑氧化該多晶硅的未覆蓋表面。該氧化劑導致形成氧化層,該氧化層在該多晶硅的未覆蓋表面上具有均勻的厚度。該方法包括用去除劑從該溝道去除該氧化層,并重復氧化未覆蓋表面和去除氧化層的步驟,直到去除了預定量的多晶硅層。
        • 半導體結構及其制作方法、存儲器、存儲器系統-202211160624.0
        • 向政;彭進;姚祥;吳厚曉;康陳霞 - 長江存儲科技有限責任公司
        • 2022-09-22 - 2022-11-18 - H01L21/3213
        • 本公開實施例公開了一種半導體結構及其制作方法、存儲器、存儲器系統以及電子設備。所述制作方法包括:形成覆蓋基底結構的導電層;在所述導電層上形成間隔的第一心軸線和第二心軸線;其中,所述第二心軸線的寬度大于所述第一心軸線的寬度;形成覆蓋所述第一心軸線側壁和頂部以及所述第二心軸線側壁和頂部的間隔材料層;在覆蓋所述第二心軸線頂部的所述間隔材料層上形成圖案化的第一光刻膠層;其中,所述第一光刻膠層的寬度大于所述間隔材料層的厚度;根據所述第一光刻膠層刻蝕覆蓋所述第二心軸線頂部的所述間隔材料層、所述第二心軸線和所述導電層,形成接觸墊。
        • 改善柵極刻蝕形貌穩定性的方法和刻蝕設備-202011023983.2
        • 呂亞冰;吳智勇 - 上海華力微電子有限公司
        • 2020-09-25 - 2022-11-18 - H01L21/3213
        • 本發明提供了一種改善柵極刻蝕形貌穩定性的方法和刻蝕設備,包括提供襯底,在襯底上依次形成柵極材料層和硬掩模層;以第一工藝參數進行BT刻蝕,并進行OCD測量獲得第一測量角度;進行ME刻蝕,其中根據第一測量角度調整ME刻蝕的工藝參數,并在ME刻蝕后進行OCD測量獲得第二測量角度;進行SL刻蝕形成柵極,其中根據第二測量角度調整SL刻蝕的工藝參數,并在SL刻蝕后進行OCD測量獲得第三測量角度;然后將上述每個測試步驟的工藝參數和測量角度反饋至下一柵極刻蝕。本發明在柵極刻蝕工藝的每個步驟之后進行OCD測量,并根據OCD測量的角度調整下一刻蝕步驟的工藝參數,提高了柵極刻蝕形貌的穩定性。
        • 金屬厚膜的離子束刻蝕方法及其應用-202011516548.3
        • 易軍;陳嘉源;黃波;賈延東;卞西磊;王剛 - 上海大學
        • 2020-12-21 - 2022-11-08 - H01L21/3213
        • 本發明公開了一種金屬厚膜離子束刻蝕方法,是將厚膜樣品結合光刻工藝和離子束刻蝕的方法,將金屬厚膜部分刻蝕并使其變脆,然后機械剝離金屬厚膜的刻蝕區與未刻蝕區得到具體想要花樣的金屬厚膜,并且不改變或者損壞膜內部結構和性能,為金屬厚膜在芯片、集成電路和促動器上的應用打下技術基礎。其中可供刻蝕的膜成分包括所有的純金屬和合金,厚膜的厚度1?50μm,光刻膠包括所有型號的光刻膠。被刻蝕的地方可與未被刻蝕附著光刻膠的地方機械剝離從而得到具有各種花樣的金屬膜樣品,此技術可以減少刻蝕時間,不用完全刻透厚膜,即可實現厚膜的刻蝕,增加了刻蝕的效率。
        • 金屬刻蝕的工藝方法-202210937902.2
        • 戴有江;董彥德 - 上海華虹宏力半導體制造有限公司
        • 2022-08-05 - 2022-11-01 - H01L21/3213
        • 本發明公開了一種金屬刻蝕的工藝方法,包括:步驟一、形成金屬層。步驟二、形成DARC層。步驟三、形成光刻膠圖形。步驟四、對干法刻蝕機臺的刻蝕腔進行陳化處理,包括:提供具有第一介質層的晶圓假片,將晶圓假片放置到刻蝕腔中進行第一次刻蝕并從而在刻蝕腔的內側表面形成由刻蝕副產物形成的陳化薄膜。步驟五、對DARC層進行刻蝕。步驟六、將產品晶圓放置到刻蝕腔中進行第二次刻蝕形成金屬線。本發明能改善金屬線的形貌以及提高金屬線的線寬穩定性。
        • 一種消除線陣CCD光敏區臺階金屬層殘留的方法-202210716254.8
        • 張故萬;姜華男;袁安波;李佳;皮曉靜 - 中國電子科技集團公司第四十四研究所
        • 2022-06-23 - 2022-10-28 - H01L21/3213
        • 本發明屬于線陣CCD的制作領域,具體涉及一種消除線陣CCD光敏區臺階金屬層殘留的方法;所述方法包括首先光刻臺階金屬層,然后采取濕法腐蝕臺階金屬層,為了防止金屬邊緣沾蝕,采取套刻方法,第1次套刻臺階金屬層,繼續濕法腐蝕剩余金屬,然后第2次套刻臺階金屬層,最終再采用干法刻蝕臺階金屬層并消除表面硅渣顆粒,本發明工藝穩定可靠重復性好,提升了產品的制作質量,滿足了用戶要求,方案可行可靠,生產該產品實現了片內、片間和批間的穩定性、重復性和一致性,能提供用戶滿意的產品,具有潛在的經濟和社會效益。
        • 一種導電膜氣離式刻蝕工藝-202110556165.7
        • 高中彥 - 劉軍
        • 2021-05-21 - 2022-10-28 - H01L21/3213
        • 本發明公開了一種導電膜氣離式刻蝕工藝,屬于刻蝕技術領域,本發明可以通過在蝕刻油墨中摻入多個氣離微球,并在導電膜下方間歇性施加磁場,迫使氣離微球間歇性的對蝕刻油墨進行擠壓,使得蝕刻油墨與導電膜充分接觸進行蝕刻,然后對蝕刻油墨進行加熱烘干,同時觸發氣離微球釋放氣體的動作,使得氣體填充至縫隙中有助于蝕刻油墨的剝離,降低蝕刻油墨成膜后的剝離強度,伴隨著氣體的釋放,磁性物質也會充斥于蝕刻油墨的縫隙中,再將磁場轉移至導電膜上方,依靠對磁性物質的磁吸作用下,從而對膜產生均勻的多點剝離力,加速膜的剝離,不僅剝離簡單,不易出現殘留現象,同時可以避免對導電線路造成損傷。
        • 鉬的原子層蝕刻-202180019410.9
        • 安德烈亞斯·費希爾;亞倫·林恩·魯查恩;索斯藤·貝恩德·萊爾;塞沙薩耶·瓦拉達拉簡 - 朗姆研究公司
        • 2021-03-02 - 2022-10-25 - H01L21/3213
        • 通過執行一或多個蝕刻循環而以高度可控方式來蝕刻鉬,其中每一循環涉及將具有鉬層的半導體襯底暴露于含氧反應物,以形成氧化鉬,接著以三氯化硼進行處理,以將氧化鉬轉化成揮發性的氧氯化鉬,接著以含氟反應物來處理襯底,以將在前一個反應中形成的氧化硼從襯底表面去除。在一些實施方案中,本方法是在無等離子體情況下執行且導致基本各向同性蝕刻。本方法可用在半導體處理的各種應用中,例如用于3D NAND制造中的字線隔離。
        • 應用于MIM電容的刻蝕方法-202010600395.4
        • 姚道州;馬莉娜;肖培 - 華虹半導體(無錫)有限公司;上海華虹宏力半導體制造有限公司
        • 2020-06-28 - 2022-10-25 - H01L21/3213
        • 本申請公開了一種應用于MIM電容的刻蝕方法,涉及半導體制造領域,該方法包括在半導體襯底上依次形成下極板金屬層、介質層、上極板金屬層;通過光刻工藝定義上極板圖形;根據所述上極板圖形刻蝕所述上極板金屬層,以所述介質層為刻蝕停止層;利用CF4和Ar的混合氣體吹掃所述半導體襯底;通過N個剝除過程去除所述上極板金屬層上方的光刻膠,N為大于等于2的整數;每個剝除過程包括水蒸氣除氯處理和光刻膠剝除處理;解決了目前刻蝕MIM電容的上極板過程中產生的聚合物容易粘附在上極板上,影響后續工藝的問題;達到了避免MIM電容的上極板在刻蝕后有聚合物附著,優化上極板刻蝕工藝的效果。
        • 半導體器件及其制作方法-202210854374.4
        • 王兆龍 - 上海集成電路裝備材料產業創新中心有限公司;上海集成電路研發中心有限公司
        • 2022-07-14 - 2022-10-21 - H01L21/3213
        • 本發明提供了一種半導體器件及其制作方法,所述方法包括:提供一襯底,在襯底上依次形成圖形定義層、軸芯以及位于軸芯上的隔離層;僅在軸芯的側壁形成側墻;去除隔離層與軸芯。本發明無需進行刻蝕直接在軸芯上形成側墻,能夠簡化工藝步驟,節省工藝時間,減小工藝缺陷的發生率,降低工藝成本;并且不需要采用刻蝕,降低了由于刻蝕對側墻下的薄膜造成的損傷和負載;同時側墻形成的區域及厚度等參數能夠方便靈活的進行調整,提高了工藝靈活性。
        專利分類
        ×

        專利文獻下載

        說明:

        1、專利原文基于中國國家知識產權局專利說明書;

        2、支持發明專利 、實用新型專利、外觀設計專利(升級中);

        3、專利數據每周兩次同步更新,支持Adobe PDF格式;

        4、內容包括專利技術的結構示意圖、流程工藝圖技術構造圖;

        5、已全新升級為極速版,下載速度顯著提升!歡迎使用!

        請您登陸后,進行下載,點擊【登陸】 【注冊】

        關于我們 尋求報道 投稿須知 廣告合作 版權聲明 網站地圖 友情鏈接 企業標識 聯系我們

        鉆瓜專利網在線咨詢

        400-8765-105周一至周五 9:00-18:00

        咨詢在線客服咨詢在線客服
        tel code back_top
        日本少妇精品亚洲第一区
        <rp id="fwvt1"></rp>