<rp id="fwvt1"></rp>

        [發明專利]具有注入鈷的釕襯里和鈷蓋帽的互連結構在審

        專利信息
        申請號: 202180012703.4 申請日: 2021-01-12
        公開(公告)號: CN115066749A 公開(公告)日: 2022-09-16
        發明(設計)人: J·馬尼斯卡爾科;本山幸一;O·范德斯特拉滕;S·德夫里;A·雷茨尼采克 申請(專利權)人: 國際商業機器公司
        主分類號: H01L23/532 分類號: H01L23/532
        代理公司: 北京市中咨律師事務所 11247 代理人: 王英杰;于靜
        地址: 美國*** 國省代碼: 暫無信息
        權利要求書: 暫無信息 說明書: 暫無信息
        摘要: 一種互連結構及其形成方法,包括在介電層內形成凹槽,并在凹槽內保形沉積阻擋層。在阻擋層上方形成注入鈷的釕襯里,通過在第一襯里上方堆疊第二襯里來形成含鈷的釕襯里,第一襯里位于阻擋層上方。第一襯里包括釕,而第二襯里包括鈷。鈷原子從第二襯里遷移到第一襯里,形成注入鈷的釕襯里。在注入鈷的釕襯里上方沉積導電材料以填充凹槽,隨后沉積由鈷制成的覆蓋層。
        搜索關鍵詞: 具有 注入 襯里 蓋帽 互連 結構
        【主權項】:
        暫無信息
        下載完整專利技術內容需要扣除積分,VIP會員可以免費下載。

        該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于國際商業機器公司,未經國際商業機器公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服

        本文鏈接:http://www.musicboxmix.net/patent/202180012703.4/,轉載請聲明來源鉆瓜專利網。

        同類專利
        • Cu互連集成電路用多層合金擴散阻擋層及其制備方法-202210700880.8
        • 徐從康;馬賽;張肖;陳簫簫 - 亞芯半導體材料(江蘇)有限公司;亞芯電子科技(常州)有限公司
        • 2022-06-21 - 2022-09-23 - H01L23/532
        • 本發明屬于半導體集成電路技術領域,具體涉及一種Cu互連集成電路用多層合金擴散阻擋層及其制備方法,自下而上依次包括Si襯底層、高熵合金中間阻隔層和Cu膜;所述高熵合金中間阻隔層自上而下依次包括第一涂層、第二涂層、第三涂層、第四涂層以及第五涂層;本發明以NbMoTaW和VCrTiZr高熵合金為靶材,采用直流磁控濺射的方法,在Si基體層上濺鍍涂層得到Si?VCrTiZr?NbMoTaW?VCrTiZr?NbMoTaW?VCrTiZr?Cu復合結構的高熵合金擴散阻擋層。所得的Cu互連集成電路高熵合金擴散阻擋層在400℃~750℃下高溫退火30min后仍能保持優異的熱穩定性和擴散阻擋性能,在Cu互連集成電路上有廣泛的應用前景。
        • 半導體存儲裝置-202080008618.6
        • 清水敬;福島崇;服卷直美;田原寬子;井手謙一 - 鎧俠股份有限公司
        • 2020-06-23 - 2022-09-13 - H01L23/532
        • 本申請的實施方式的半導體存儲裝置具備多個第一導體層、多個絕緣膜、半導體層、電荷儲存層、多個第二導體層和多個接觸插塞,上述多個第一導體層沿第一方向層疊,并且分別包含鎢,上述多個絕緣膜包含與上述多個第一導體層交替層疊的層疊部和相對于上述層疊部向與上述第一方向正交的第二方向突出的第一突出部,上述半導體層使多個上述層疊部與上述多個第一導體層的層疊體內沿上述第一方向延伸,上述電荷儲存層配置于上述多個第一導體層與上述半導體層之間,上述多個第二導體層在上述絕緣膜處的上述第一突出部之上與上述第一導體層相接地配置,并且具有包含雜質的硅,上述多個接觸插塞在上述多個第二導體層之中的一個第二導體層之上與上述一個第二導體相接地設置,具有導電性,并且沿上述第一方向延伸。
        • 用于互連的擴散阻擋襯層-202210498640.4
        • R·坎卡爾;C·E·尤佐 - 伊文薩思粘合技術公司
        • 2018-10-01 - 2022-08-16 - H01L23/532
        • 本公開涉及用于互連的擴散阻擋襯層。技術和裝置的代表性實施方式用于減少或防止導電材料擴散到結合襯底的絕緣材料或電介質材料中。由于重疊,錯位的導電結構可以直接接觸襯底的電介質部分,尤其是在采用直接結合技術的情況下。通常在重疊處將可以抑制擴散的阻擋界面設置在導電材料和電介質之間。
        • 半導體器件及其形成-201911094700.0
        • 曹榮志;洪奇成;王喻生;張世杰;李文熙;王英郎 - 臺灣積體電路制造股份有限公司
        • 2014-09-05 - 2022-08-12 - H01L23/532
        • 本發明提供了一種半導體器件及其形成方法。半導體器件包括位于第一開口內的第一層上方的銅填料。第一層包括鈷和鎢。包括鈷和鎢的第三層位于銅填料和第一層的上方。包括鈷和鎢的第一層比不具有鈷或鎢的第一層具有更光滑的側壁。更光滑的側壁降低了銅填料內的缺陷,從而增強了銅填料的導電性。第一層和第三層相較于不包括這樣層的半導體器件降低了銅填料中的銅擴散。
        • 用于轉移石墨烯的系統和方法-201780037181.7
        • M·樂納;D·潘;B·戈德史密斯;S·J·阿法希 - 卡蒂亞生物公司
        • 2017-06-15 - 2022-07-22 - H01L23/532
        • 本公開是針對用于從一個襯底的表面到另一襯底的表面轉移石墨烯的系統和方法。在一個特定實施例中,在第一襯底的表面上生長石墨烯層,其中隨后將所述第一襯底的底部附連到第二襯底的表面。所述第二襯底可以包含由剛性或半剛性組合物制成的材料以對所述第一襯底提供結構支撐和背襯。所述石墨烯層可以隨后從所述第一襯底剝離且轉移到目標表面,例如電子裝置或生物傳感器的表面。
        • 半導體結構及半導體結構的形成方法-202011558638.9
        • 金志勛;白國斌;高建峰;王桂磊;丁云凌;崔恒瑋 - 中國科學院微電子研究所;真芯(北京)半導體有限責任公司
        • 2020-12-25 - 2022-07-01 - H01L23/532
        • 本發明公開了一種半導體結構及半導體結構的形成方法,旨在解決現有工藝形成的介電薄膜,已經不能滿足現階段的半導體結構對性能和速度的要求的技術問題。所述半導體結構包括:金屬結構;以及設置在所述金屬結構之間的介電薄膜,其中,所述介電薄膜包括:擇優取向層及設置于所述擇優取向層之上的無定型非結晶層,所述擇優取向層為晶體定向的膜層,所述無定型非結晶層為晶體不定向的膜層。該結構的介電薄膜,由于下層擇優取向層的存在,使得誘電率得以降低,從而有效降低了擇優取向層和無定型非結晶層的介電常數,從而使得整個介電薄膜的介電常數得以降低。
        • 半導體器件及其制造方法-201610756035.7
        • 韓赫;樸濟憲;尹基炫;李彰原;林炫錫;河周延 - 三星電子株式會社
        • 2016-08-29 - 2022-05-31 - H01L23/532
        • 一種半導體器件包括:包含下部導體的下部結構、在下部結構上的具有暴露出下部導體的開口的上部結構、和填充該開口并連接到下部導體的連接結構。連接結構包括覆蓋開口的內表面并在開口中限定凹進區的第一鎢層、和在第一鎢層上填充凹進區的第二鎢層。在連接結構的上部中的第二鎢層的晶粒尺寸大于在連接結構的下部中的第二鎢層的晶粒尺寸。
        • 半導體結構及其形成方法-202210148137.6
        • 邢中豪;梁金娥 - 華虹半導體(無錫)有限公司
        • 2022-02-17 - 2022-05-27 - H01L23/532
        • 一種半導體結構及其形成方法,其中方法包括:提供襯底;在所述襯底上形成介質層,所述介質層內具有通孔,所述通孔底部暴露出所述襯底;在所述通孔側壁和底部形成阻擋層、位于所述阻擋層表面的成核襯墊層,以及位于所述成核襯墊層上的籽晶層,所述成核襯墊層的晶粒具有第一粒徑,所述籽晶層的晶粒具有第二粒徑,所述第一粒徑小于所述第二粒徑;在所述籽晶層表面形成填充滿所述通孔內的導電層。所述成核襯墊層提高了籽晶層的均勻性,成核均勻性的增加利于提高導電層的質量,有利于減少空隙等不良缺陷產生的概率。
        • 具有超薄金屬硫族元素阻擋材料的集成電路互連結構-202111150122.5
        • C·內勒;C·杰澤斯基 - 英特爾公司
        • 2021-09-29 - 2022-05-06 - H01L23/532
        • 集成電路互連結構包括具有阻擋材料的互連金屬化特征,該阻擋材料包括金屬和硫族元素。硫族元素的引入可以在給定的阻擋材料層厚度下隨著阻擋層厚度的增大而改善擴散阻擋特性??梢砸宰钚『穸瘸练e阻擋材料,諸如TaN,并且在一種或多種填充材料沉積在阻擋材料之上之前或之后以硫族元素對阻擋材料進行摻雜。在熱處理期間,移動的硫族元素雜質可在阻擋材料內的區域內聚集至足夠高的濃度以使阻擋材料的至少一部分轉換為金屬硫族化物層。金屬硫族化物層可以比阻擋層的其余部分具有更大的結晶度。
        • 基于鈷的互連及其制造方法-202210020138.2
        • C·J·杰澤斯基;T·K·因杜庫里;R·V·謝比亞姆;C·T·卡弗 - 英特爾公司
        • 2015-02-21 - 2022-04-15 - H01L23/532
        • 實施例包括金屬互連結構,所述金屬互連結構包括:設置在襯底上的電介質層;所述電介質層中的開口,其中,所述開口具有側壁并且暴露所述襯底和互連線的至少其中之一的導電區;設置在所述導電區之上和所述側壁上的粘附層,所述粘附層包括錳;以及所述開口內和所述粘附層的表面上的填充材料,所述填充材料包括鈷。本文中描述了其它實施例。
        • 互連結構及其形成方法-202111441369.2
        • 張哲誠;林志翰 - 臺灣積體電路制造股份有限公司
        • 2016-12-16 - 2022-03-25 - H01L23/532
        • 本發明的實施例提供了一種互連結構包括非絕緣體結構、襯墊層、介電結構、導電結構和防粘層。襯墊層位于非絕緣體結構上并且具有位于其中的開口。介電結構位于襯墊層上。介電結構包括位于其中的通孔開口。通孔開口具有側壁。導電結構位于介電結構的通孔開口中并通過襯墊層的開口電連接至非絕緣體結構。防粘層位于介電結構的通孔開口的側壁和導電結構之間。本發明的實施例還提供了另一種互連結構以及形成互連結構的方法。
        • 半導體結構及其制備方法-201910958188.3
        • 丘世仰 - 南亞科技股份有限公司
        • 2019-10-10 - 2022-03-25 - H01L23/532
        • 本公開提供一種半導體結構及其制備方法。該半導體結構包括一半導體基底、一氣隙區、一覆蓋層以及一絕緣層。該氣隙區配置在該半導體基底中。該覆蓋層配置在該氣隙區上。該絕緣層配置在該半導體基底上,且部分地環繞該覆蓋層。
        • 集成電路的頂層銅工藝結構及其制造方法-201911192523.X
        • 陳東華;張富偉;袁智琦;王莎莎 - 上海華力集成電路制造有限公司
        • 2019-11-28 - 2022-03-18 - H01L23/532
        • 本發明公開了一種集成電路的頂層銅工藝結構,頂層銅通過大馬士革工藝形成于頂層層間膜中。頂層銅和頂層層間膜的表面依次形成有摻碳氮化硅層和阻障層,阻障層的防水性大于摻碳氮化硅層的防水性。在阻障層的表面形成有頂部結構,頂部結構中包括采用SiH4基反應氣體形成的第一氧化層或第一氮化層。阻障層位于頂部結構的底部作為防止第一氧化層或第一氮化層中的活性氫和水汽擴散到頂層層間膜及以下的前層結構中的阻擋結構。本發明還公開了一種集成電路的頂層銅工藝結構的制造方法。本發明能防止活性氫和水汽擴散到頂層層間膜及以下的前層結構中,從而能提高產品器件的電性、良率和可靠性。
        • 具有氣隙的中段制程互連結構及其制造方法-202110387424.8
        • 蘇怡年;謝志宏 - 臺灣積體電路制造股份有限公司
        • 2021-04-09 - 2022-01-18 - H01L23/532
        • 本公開涉及具有氣隙的中段制程互連結構及其制造方法。本文公開了實現減小的電容和/或電阻的中段制程(MOL)互連以及用于形成該MOL互連的相應技術。示例性MOL互連結構包括布置在第一絕緣體層中的器件級接觸件和布置在第一絕緣體層之上的第二絕緣體層中的釕結構。器件級接觸件與集成電路特征物理接觸,并且釕結構與器件級接觸件物理接觸。氣隙將釕結構的側壁與第二絕緣體層隔開。釕結構的頂表面低于第二絕緣體層的頂表面。布置在第三絕緣體層中的通孔延伸得低于第二絕緣體層的頂表面以與釕結構物理接觸。虛設接觸間隔件層的剩余部分可以將第一絕緣體層和第二絕緣體層隔開。
        • 半導體器件及其制造方法-201610934242.7
        • 金洛煥;金秉熙;金鎮南;白宗玟;李來寅;鄭恩志 - 三星電子株式會社
        • 2016-10-25 - 2022-01-11 - H01L23/532
        • 本發明提供了一種半導體器件以及一種制造該半導體器件的方法。所述半導體器件包括層間絕緣膜、具有第一寬度的第一溝槽和具有第二寬度的第二溝槽,第二溝槽包括上部和下部,第二寬度大于第一寬度,第一導線基本上填充第一溝槽并包括第一金屬,并且第二導線基本上填充第二溝槽并包括下導線和上導線,下導線基本上填充第二溝槽的下部并包括第一金屬,并且上導線基本上填充第二溝槽的上部并包括與第一金屬不同的第二金屬。
        • 半導體器件、半導體器件的形成方法以及三維存儲器-202111110706.X
        • 鄒欣偉;石艷偉;邵鑄;李威 - 長江存儲科技有限責任公司
        • 2021-09-18 - 2021-12-24 - H01L23/532
        • 本發明提供一種半導體器件、半導體器件的形成方法以及三維存儲器,半導體器件的形成方法包括:提供基底,基底上形成有第一介質層;在第一介質層中形成開口;在開口的側壁上形成第二介質層,第二介質層的介電系數大于第一介質層的介電系數;在開口中填充金屬層。本發明通過在第一介質層與金屬層之間增加介電系數較大的第二介質層,使得第二介質層與第一介質層復合后作為實際的絕緣隔離層,提升了絕緣隔離層的VBD和TDDB性能,從而使得半導體器件的可靠性得到提高。
        • 三氧化二銻材料作為半導體集成電路層間或金屬間的介電材料的應用-202010507612.5
        • 王宏達;彭俊;陸盛楠;楊先中;武聰聰;吳楠;孫兆茹 - 上??萍即髮W
        • 2020-06-05 - 2021-12-07 - H01L23/532
        • 本發明涉及集成電路技術領域、納米材料技術領域和微電子領域,尤其是三氧化二銻作為半導體集成電路層間或金屬間的介電材料的新用途。所述三氧化二銻材料為一種分子晶體,是由Sb4O6籠狀分子通過范德華力連接形成的二維或三維結構。該材料為α相三氧化二銻,具備(1)介電常數1.8~2.5;(2)帶隙Eg~5.6eV;(3)常壓下耐550℃高溫;(4)超高電擊穿強度EB為1.4~2.5MV/cm。這是一種尚未被發現、尚未被開發的新型低介電常數材料,可用于半導體集成電路層間或金屬間的介電材料,具有重大商業潛力和價值。
        • 用于互連結構的阻擋層及其制備方法-202010417817.4
        • 楊弦龍;姜德新 - 廣東漢豈工業技術研發有限公司
        • 2020-05-15 - 2021-11-19 - H01L23/532
        • 本發明公開了用于互連結構的阻擋層,設置在互連結構的金屬互連材料與電介質層之間,阻擋層包括第一阻擋層和第二阻擋層,第一阻擋層環繞在金屬互連材料外層,第二阻擋層環繞在第一阻擋層外側。本發明提供的阻擋層,包括兩層由原子層沉淀形成的阻擋層,通過兩層不同材料制成的阻擋層,利用具有穩定金屬性能和良好附著力的材料可以提升原有的阻擋層與金屬互連材料之間的附著力,由此,可以改善現有的單層阻擋層性能較差以及由ALD和PVD形成的雙阻擋層帶來的高阻抗問題;進而減少從互連電流到損壞集成電路的熱量,改善IC電路的RC延遲,提高IC生產的成品率。
        • 半導體裝置及其制造方法-202080026801.9
        • 山路將晴;狩野太一;澄田仁志;伊藤秀昭 - 富士電機株式會社
        • 2020-08-27 - 2021-11-16 - H01L23/532
        • 提供一種半導體裝置,能夠防止設置在半導體基板上的防反射膜的分解反應以及布線層的腐蝕等,從而能夠提高可靠性。具備布線層(11)、設置在布線層(11)上的氮化鈦層(21)、設置在氮化鈦層(21)上的氮氧化鈦層(22)、設置在氮氧化鈦層(22)上的氧化鈦層(23)、以及設置在氧化鈦層(23)上的表面保護膜(31、32),設置有貫通氮化鈦層(21)、氮氧化鈦層(22)、氧化鈦層(23)以及表面保護膜(31、32)來使布線層(11)的一部分露出的開口部(11b),布線層(11)的露出的一部分構成焊盤(11a)。
        • 半導體器件及其制造方法-202110903992.9
        • 姚琴;占迪;劉天建;胡勝 - 武漢新芯集成電路制造有限公司
        • 2021-08-06 - 2021-11-09 - H01L23/532
        • 本發明提供了一種半導體器件及其制造方法,所述半導體器件包括:第一晶圓,包括襯底和形成于所述襯底正面的器件層,所述器件層中形成有金屬互連結構,所述襯底的背面形成有通孔,所述通孔貫穿所述襯底,所述襯底的背面和正面為相對的面;第一氧化物層、第一氮化物層和第二氧化物層,依次形成于所述通孔的內表面上,且所述通孔的底面形成有開口,所述開口暴露出所述金屬互連結構;以及,金屬層,填充于所述通孔和所述開口中,所述金屬層與所述金屬互連結構電連接。本發明的技術方案使得防止金屬擴散以及抗電壓擊穿的能力得到提高,進而使得電學穩定性得到提高,且降低了生產成本。
        • 半導體結構與其制備方法-202110437630.5
        • 施信益 - 南亞科技股份有限公司
        • 2021-04-22 - 2021-10-26 - H01L23/532
        • 本公開提供一種半導體結構以及該半導體結構的制備方法,該半導體結構具有一有機介電層,該有機介電層設置在一接合墊下,并經配置以釋放應力。該半導體結構具有一基底、一第一介電層、一第二介電層、一導電通孔、一第三介電層以及一接合墊;該基底具有一第一表面以及一第二表面,該第二表面相對該第一表面設置;該第一介電層設置在該基底的該第一表面上;該第二介電層設置在該基底的該第二表面上;該導電通孔延伸經過該基底,并部分經過該第一介電層與該第二介電層;該第三介電層設置在該第二介電層內,并圍繞該導電通孔的一部分;該接合墊設置在該第三介電層與該導電通孔上;其中該第三介電層的一介電常數大致不同于該第二介電層的一介電常數。
        專利分類
        ×

        專利文獻下載

        說明:

        1、專利原文基于中國國家知識產權局專利說明書;

        2、支持發明專利 、實用新型專利、外觀設計專利(升級中);

        3、專利數據每周兩次同步更新,支持Adobe PDF格式;

        4、內容包括專利技術的結構示意圖、流程工藝圖技術構造圖;

        5、已全新升級為極速版,下載速度顯著提升!歡迎使用!

        請您登陸后,進行下載,點擊【登陸】 【注冊】

        關于我們 尋求報道 投稿須知 廣告合作 版權聲明 網站地圖 友情鏈接 企業標識 聯系我們

        鉆瓜專利網在線咨詢

        400-8765-105周一至周五 9:00-18:00

        咨詢在線客服咨詢在線客服
        tel code back_top
        日本少妇精品亚洲第一区
        <rp id="fwvt1"></rp>