<rp id="fwvt1"></rp>

        [發明專利]半導體器件及其制造方法和系統有效

        專利信息
        申請號: 201911051119.0 申請日: 2019-10-31
        公開(公告)號: CN111128999B 公開(公告)日: 2022-09-16
        發明(設計)人: 黃博祥;劉欽洲;陳勝雄;張豐愿;莊惠中;汪孟學;鄭儀侃;陳俊臣 申請(專利權)人: 臺灣積體電路制造股份有限公司
        主分類號: H01L27/02 分類號: H01L27/02;H01L21/67;H01L21/48
        代理公司: 北京德恒律治知識產權代理有限公司 11409 代理人: 章社杲;李偉
        地址: 中國臺*** 國省代碼: 臺灣;71
        權利要求書: 查看更多 說明書: 查看更多
        摘要: 一種生成包括第一金屬化層級(M_lst層級)的布局圖的方法包括:在布局圖中識別填充單元和基本上鄰接填充單元的第一功能單元;第一功能單元包括第一和第二側邊界、M_lst層級中的第一布線圖案,并且表示第一功能單元區域中的相應的第一導體;并且切割圖案的第一組和第二組位于第一布線圖案的相應部分上面,并且與相應的第一和第二側邊界基本對準;調整第二組的相應的一個或多個選擇的切割圖案的一個或多個位置,從而相應地延長一個或多個選擇的第一布線圖案,以便成為跨越第一功能單元的第二邊界延伸到填充單元中的相應的第一延長布線圖案。本發明的實施例還涉及半導體器件及其制造方法和系統。
        搜索關鍵詞: 半導體器件 及其 制造 方法 系統
        【主權項】:
        暫無信息
        下載完整專利技術內容需要扣除積分,VIP會員可以免費下載。

        該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于臺灣積體電路制造股份有限公司,未經臺灣積體電路制造股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服

        本文鏈接:http://www.musicboxmix.net/patent/201911051119.0/,轉載請聲明來源鉆瓜專利網。

        同類專利
        • 半導體器件的版圖結構-202210556009.5
        • 程仁豪 - 紹興中芯集成電路制造股份有限公司
        • 2022-05-20 - 2022-10-14 - H01L27/02
        • 本發明提供了一種半導體器件的版圖結構,包括有源區及柵極區,所述柵極區沿第一方向穿過所述有源區,并將所述有源區分為沿第二方向排布在所述柵極區兩側的源區和漏區,當向所述柵極區施加電壓時,電場線的方向垂直于所述柵極區的輪廓,由于所述柵極區的輪廓與所述有源區的兩個交疊部分均呈弧形,可以分散電場,防止電場集中,減小器件被擊穿的風險。
        • 半導體裝置-201810377889.3
        • 武野紘宜;岡本淳 - 株式會社索思未來
        • 2018-04-25 - 2022-10-14 - H01L27/02
        • 本發明的目的在于提供一種與不同種類的被控制電路對應的電源開關電路。一種半導體裝置,其特征在于,具有:第一電路,形成于半導體基板;第二電路,形成于上述半導體基板;第一電源線;第二電源線,與上述第一電路連接;第一接地線;第三電源線;第四電源線,與上述第二電路連接;第二接地線;第一開關電路,該第一開關電路具有源極/漏極的一端與上述第一電源線連接且另一端與上述第二電源線連接的第一開關晶體管、和與上述第二電源線電連接的上述半導體基板的阱抽頭;以及第二開關電路,上述第二開關電路具有源極/漏極的一端與上述第三電源線連接且另一端與上述第四電源線連接的第二開關晶體管,不具有與上述第四電源線電連接的上述半導體基板的阱抽頭。
        • ESD保護結構-202010122153.9
        • 陳國利;黃俊維 - 成都納能微電子有限公司
        • 2020-02-27 - 2022-10-14 - H01L27/02
        • 本發明涉及一種ESD保護結構,包括輸入電壓端、與所述輸入電壓端相連的RC觸發電路、與所述RC觸發電路相連的正反饋電路、與所述RC觸發電路和所述正反饋電路相連的反相器電路、與所述正反饋電路和所述反相器電路相連的鉗位電路及與所述RC觸發電路和所述鉗位電路相連的接地端,所述RC觸發電路控制所述反相器電路的輸入端電壓的上升時間,所述ESD保護結構通過所述正反饋電路加快所述反相器電路的輸入端電壓的上升時間,所述鉗位電路泄放ESD電流。
        • 一種嵌入SCR結構的分布式ESD器件-202011348372.5
        • 孫康明 - 重慶廣播電視大學重慶工商職業學院
        • 2020-11-26 - 2022-10-14 - H01L27/02
        • 本發明涉及集成電路的靜電放電保護技術領域,具體涉及一種嵌入SCR結構的分布式ESD器件,包括襯底,所述襯底包括深N阱區和所述深N阱區上設置的級聯二極管單元,所述級聯二極管單元包括相鄰設置的第三N阱區和P阱區,所述第三N阱區內設有第三P+注入區,所述第三P+注入區內隔離設置有第三N+注入區;所述P阱區內設有第四N+注入區,所述第四N+注入區內隔離設置有第四P+注入區;所述第三P+注入區與陽極相連,所述第三N+注入區與第四P+注入區相連,所述第四N+注入區與陰極相連。本發明解決了現有的具有級聯二極管結構的ESD器件對電流處理能力低的問題。
        • 優化電流分布的方法、裝置、集成電路芯片及電子設備-202011462429.4
        • 馮東東;楊洋 - 海光信息技術股份有限公司
        • 2020-12-10 - 2022-10-14 - H01L27/02
        • 本申請涉及一種優化電流分布的方法、裝置、集成電路芯片及電子設備,屬于集成電路技術領域。該方法包括:獲取用于表征芯片版圖的靜電釋放的分析結果;基于分析結果,查找是否存在電流值大于第一預設閾值的目標通孔VIA;在存在電流值大于第一預設閾值的目標通孔VIA時,對芯片版圖中的通孔VIA網絡的排布進行優化,以使流經優化后的通孔VIA網絡中的通孔VIA的最大電流值變小?;诒碚餍酒鎴D的靜電釋放的分析結果,當查找到電流值大于第一預設閾值的目標通孔VIA時,對芯片版圖中的通孔VIA網絡的排布進行優化,以使流經優化后的通孔VIA網絡中的通孔VIA的最大電流值變小,以此改善電流在通孔VIA上分布不均衡的問題。
        • 瞬間電壓抑制器件及其制造方法-202110340545.7
        • 王英杰 - 杭州士蘭集成電路有限公司
        • 2021-03-30 - 2022-10-14 - H01L27/02
        • 公開了一種瞬間電壓抑制器件及其制造方法,包括:半導體襯底;第一外延層,位于半導體襯底上;多個隔離結構,貫穿第一外延層并延伸至半導體襯底中,多個隔離結構將瞬間電壓抑制器在橫向方向上分為多個區域,多個區域包括穩壓區域和至少一組導向二極管區域,每組導向二極管區域包括第一區域和第二區域;多個第一溝槽結構,位于穩壓區域中,貫穿第一外延層;第一注入區,位于第二區域和穩壓區域的第一外延層中;第二注入區,位于第一區域和第二區域的第一外延層中。本申請在穩壓區域中形成鉗位二極管和三極管,鉗位二極管和三極管組成復合穩壓管,兩者同時分擔電流,提高擊穿方向上的峰?峰值電流,降低大電流導通時的鉗位電壓,減小器件的尺寸。
        • 超低壓低容單向保護器及其制作方法-202210413913.0
        • 劉宗賀 - 深圳長晶微電子有限公司
        • 2022-04-20 - 2022-10-11 - H01L27/02
        • 本發明提供一種超低壓低容單向保護器及其制作方法,該一種超低壓低容單向保護器設置有電極襯底,電極襯底上依次連接有第一摻雜區、第二摻雜區、第三摻雜區、第四摻雜區、第五摻雜區、第六摻雜區,連通電極連接于第六摻雜區的一端。第二摻雜區與第一摻雜區之間連接有第一正向PN結,第三摻雜區與第二摻雜區之間連接有第一反向PN結,第四摻雜區與第三摻雜區之間連接有第二正向PN結,第五摻雜區與第四摻雜區之間連接有第二反向PN結,第六摻雜區與第五摻雜區之間連接有第三正向PN結。第四摻雜區與第五摻雜區的外側設置有第一金屬層,第二摻雜區與第三摻雜區的外側設置有第二金屬層。
        • 新型靜電保護器件結構-202210677902.3
        • 蘇慶 - 上海華虹宏力半導體制造有限公司
        • 2022-06-15 - 2022-10-11 - H01L27/02
        • 本申請涉及半導體集成電路技術領域,具體涉及靜電保護器件結構。新型靜電保護器件結構包括:第一導電類型襯底,所述第一導電類型襯底的上層形成第一導電類型阱區;在所述第一導電類型阱區中,沿橫向間隔排布的源極區和漏極區,所述源極區和漏極區均為第二導電類型;所有所述漏極區相連引出所述靜電保護器件結構的靜電輸入端,各個所述源極區分別引出所述靜電保護器件結構的靜電輸出端;插入所述漏極區中的第一導電類型擴散區,所述第一導電類型擴散區的周圍形成多晶硅隔離結構;多晶硅柵,所述多晶硅柵位于間隔相鄰的所述源極區和所述漏極區之間的間隔區上。本申請可以解決相關技術中的靜電保護器件結構開啟電壓較高,靜電保護能力較低的問題。
        • 靜電保護器件結構-202210685338.X
        • 蘇慶 - 上海華虹宏力半導體制造有限公司
        • 2022-06-15 - 2022-10-11 - H01L27/02
        • 本申請涉及半導體集成電路技術領域,具體涉及一種靜電保護器件結構。靜電保護器件結構包括:第一導電類型襯底,第一導電類型襯底的上層形成第一導電類型阱區;在第一導電類型阱區中,沿橫向間隔排布的源極區和漏極區,源極區和漏極區均為第二導電類型;所有漏極區相連引出靜電保護器件結構的靜電輸入端,各個源極區分別引出靜電保護器件結構的靜電輸出端;插入漏極區中的第一導電類型擴散區,第一導電類型擴散區中不設引出端;多晶硅柵,多晶硅柵位于間隔相鄰的源極區和漏極區之間的間隔區上。本申請靜電保護器件結構,可以解決相關技術中的靜電保護器件結構開啟電壓較高,靜電保護能力較低的問題。
        • 版圖結構和版圖結構的布局方法-202210940163.2
        • 覃春雷 - 長鑫存儲技術有限公司
        • 2022-08-05 - 2022-10-11 - H01L27/02
        • 本公開涉及一種版圖結構和版圖結構的布局方法。版圖結構包括:芯片區域和環繞芯片區域的劃片道區域,其中,芯片區域包括相鄰的第一邊和第二邊,劃片道區域包括第一劃片道區域和第二劃片道區域,第一劃片道區域沿第一邊的長度方向延伸,第二劃片道區域沿第二邊的長度方向延伸;第一套刻標記和第二套刻標記,分別位于第一劃片道區域和第二劃片道區域中;其中,第一套刻標記包括沿第一邊的長度方向排列的第一子標記,第二套刻標記包括沿第二邊的長度方向排列的第二子標記,第一子標記所在區域在第一邊的長度方向上的長度大于其在第二邊的長度方向上的長度,第二子標記所在區域在第二邊的長度方向上的長度大于其在第一邊的長度方向上的長度。
        • 半導體裝置及其版圖結構、制作方法-202210589151.X
        • 王欽;李海松;祖健;祝靖;易揚波 - 無錫芯朋微電子股份有限公司
        • 2022-05-27 - 2022-10-11 - H01L27/02
        • 一種半導體裝置及其版圖結構、制作方法。所述版圖結構包括:集成在氮化鎵襯底上的第一晶體管、第二晶體管及第三晶體管,以及集成在所述氮化鎵襯底內的啟動電阻;所述第二晶體管與第一晶體管同時通斷,并通過所述第一晶體管的源端輸出采樣信號;所述第三晶體管在上電期間通過啟動電阻控制所述第三晶體管的通斷;其中,所述啟動電阻是在所述氮化鎵襯底內的非有源區繞制而成的。采用上述方案,可以在氮化鎵襯底上集成具有電流采樣和啟動功能的半導體裝置,從而改善具有電流采樣和啟動功能的半導體裝置的性能。
        • 半導體結構及存儲器-202211070194.3
        • 吳奇龍;劉志拯;李宗翰 - 睿力集成電路有限公司
        • 2022-09-02 - 2022-10-11 - H01L27/02
        • 本公開實施例公開了一種半導體結構及存儲器,其中,所述半導體結構包括:至少一個子字線驅動器,所述子字線驅動器包括:多個第一有源區;以及主字線,包括互連的多個第一柵極和多個第二柵極;所述多個第一柵極對應所述多個第一有源區;其中,所述主字線中的所述多個第一柵極的延伸方向和/或所述主字線中的至少部分第二柵極的延伸方向與第一方向和第二方向均相交;所述第一方向平行于所述第一有源區延伸的方向,所述第二方向與所述第一有源區所在的平面平行且垂直于所述第一方向。
        • 高維持電壓ESD保護器件-202111190949.9
        • 馬曉輝 - 無錫市晶源微電子有限公司
        • 2021-10-13 - 2022-10-11 - H01L27/02
        • 本發明涉及一種高維持電壓ESD保護器件,包括第一NMOS管(NM1)、第二NMOS管(NM2)、第一三極管(NPN1)、第二三極管(NPN2)、二極管(D1),第一NMOS管(NM1)和第二NMOS管(NM2)串接,第一三極管(NPN1)和第二三極管(NPN2)串接;第一NMOS管(NM1)漏極、第一三極管(NPN1)集電極、二極管(D1)陰極相連接,并與第一接線端(PAD1)相接;第一NMOS管(NM1)和第二NMOS管(NM2)柵極、第二NMOS管(NM2)源極、第二三極管(NPN2)發射極相連接,并與第二接線端(PAD2)相接。本發明在啟動電壓不變的前提下,大幅度提高維持電壓。
        • 一種用于高壓ESD保護的改進型LDMOS-SCR器件-202010293560.6
        • 劉志偉;姜桂軍;宋文強;劉繼芝 - 電子科技大學
        • 2020-04-15 - 2022-10-11 - H01L27/02
        • 本發明屬于電子技術領域,涉及靜電釋放保護器件,具體提供一種用于高壓ESD保護的改進型LDMOS?SCR器件;本發明通過在第一種導電類型深阱區中插入一個第一種導電類型重摻雜區、并且將該重摻雜區與相鄰的多晶硅柵用金屬線連接,同時在第二種導電類型阱區插入一個第二種導電類型重摻雜區,從而形成改進型LDMOS?SCR;將器件電流泄放路徑由原本的表面寄生NPN路徑和體內SCR路徑兩種路徑變為表面寄生gated?PIN路徑以及原表面NPN和體內SCR路徑三種路徑,使得本發明具有更高的維持電壓和魯棒性;同時,進一步通過調整器件結構實現一種對稱性分布的器件結構,得到具有雙向處理ESD能力的改進型雙向LDMOS?SCR器件。
        • 一種雙向硅控整流器-202123011879.4
        • 吳昊;陸亞斌 - 深圳傲威半導體有限公司
        • 2021-12-02 - 2022-10-11 - H01L27/02
        • 本實用新型提出一種雙向硅控整流器,包括襯底外延晶體、硅控整流器區域及觸發區域,硅控整流器區域及觸發區域位于襯底外延晶體上,硅控整流器一端通過金屬連接至輸入端IO1,另一端通過金屬連接至輸出端IO2,形成IO1?IO2和IO2?IO1兩個方向的ESD和EOS保護。該雙向硅控整流器通過在傳統雙向硅控整流器結構上增加浮空的互補型摻雜區,轉移雪崩擊穿點,并將浮空觸發區設計為最小尺寸,從而同時實現低觸發電壓和低寄生電容。
        • 內置過流檢測功能的IGBT版圖結構-202220552025.2
        • 程煒濤;姚陽 - 上海埃積半導體有限公司
        • 2022-03-14 - 2022-10-11 - H01L27/02
        • 本實用新型公開了內置過流檢測功能的IGBT版圖結構,包括主芯片區,所述主芯片區內設置發射極金屬和相互平行的若干第一溝槽;過流檢測區,所述過流檢測區內設置第一金屬和相互平行的若干第二溝槽,相鄰所述第二溝槽的間距小于相鄰所述第一溝槽的間距;柵極區,所述柵極區內設置柵極金屬;所述柵極金屬、所述發射極金屬和所述第一金屬之間均相互絕緣。本實用新型可以避免傳統方案中檢測到過流時,不能及時關斷IGBT導致IGBT損壞的技術問題,提高對在過流檢測過程中對IGBT的保護效果。
        • 半導體集成電路-202210060548.X
        • 宿口泰弘 - 瑞薩電子株式會社
        • 2022-01-19 - 2022-10-04 - H01L27/02
        • 本公開涉及半導體集成電路。該半導體集成電路包括第一半導體層、第二半導體層,以及沿著第一方向彼此相鄰布置的第一單元和第二單元。第一單元和第二單元中的每個單元具有n(其中n是4的自然數)條邊的多邊形邊界形狀。第一單元包括多個第一MOS晶體管和多個第二MOS晶體管。第二單元包括多個第三MOS晶體管和多個第四MOS晶體管。第一單元和第二單元被布置為使得第一單元和第二單元中的每個單元具有在第二方向上彼此重疊的區域。
        • 一種多系統協同仿真的新能源汽車氮化硅功率模組-202210710055.6
        • 鐘森鳴;王曉軍;洪曄;潘麗;望璇睿 - 廣東技術師范大學;安捷利(番禺)電子實業有限公司
        • 2022-06-22 - 2022-10-04 - H01L27/02
        • 本發明公開了一種多系統協同仿真的新能源汽車氮化硅功率模組,包括散熱基座,所述散熱基座的頂部固定連接有柔性基板,所述柔性基板的頂部固定連接有三代半導體功率控制模塊,所述三代半導體功率控制模塊的一側連接有電池控制模塊,所述三代半導體功率控制模塊的表面連接有電池模組和電源管理模塊。本發明一種多系統協同仿真的新能源汽車氮化硅功率模組,通過步驟S1:對新能源汽車功率模組進行設計與仿真;步驟S2:開發可多元集成動力電池柔性基板的工藝;步驟S3:基于三代半導體功率控制模塊進行相應的開發,解決汽車線路由于采用多線束電流傳輸方式,電流波動大、故障率高、安全性差,采用人工分離式組裝工藝,裝配復雜,耗時較長的問題。
        • 一種顯示面板及顯示裝置-202210740833.6
        • 彭寧昆 - 武漢天馬微電子有限公司
        • 2022-06-28 - 2022-10-04 - H01L27/02
        • 本申請提供了一種顯示面板及顯示裝置,該顯示面板包括:信號線,位于信號線一側的層間介質層,位于層間介質層遠離信號線一側的金屬層,層間介質層包括貫穿層間介質層的通孔,信號線與金屬層通過通孔電連接。即將容易吸引靜電的金屬層與信號線之間進行電連接,即分散靜電進入信號線,減少靜電進入顯示面板中的晶體管,由于信號線受靜電的干擾較小,從而可以達到防護靜電的目的,增強顯示效果,提升用戶的使用體驗。
        • 一種提高芯片ESD性能的封裝結構-202221238850.1
        • 張魏;劉方海;崔同杰;王宇浩 - 上海智創文達微電子有限公司
        • 2022-05-23 - 2022-10-04 - H01L27/02
        • 本實用新型公開了一種提高芯片ESD性能的封裝結構,在芯片上包括多個普通IO、電源VDD IO和地IO VSS,電源環將所有IO的VDD線連接在一起,地環將所有IO的VSS線連接在一起,其特征在于,在芯片上插入多個輔助VSSIO,多個輔助VSS IO與地環連接,通過封裝飛線將插入的多個輔助VSS IO兩兩連接。在本實用新型中,通過在芯片上插入偶數個輔助VSS IO,并通過封裝飛線的形式將插入的輔助VSS IO兩兩連接,以增強芯片ESD的性能;輔助VSSIO插入在任意相鄰兩個IO之間,具體插入的輔助VSS IO的數量和位置,只要使電源IO到地IO、普通IO到電源IO、普通IO到地IO、每兩個普通IO之間的電路泄放通路電阻符合芯片的ESD要求即可。
        • 半導體器件和包括該半導體器件的ESD保護器件-202210301498.X
        • 斯特芬·霍蘭;漢斯-馬丁·里特;吉多·諾特曼斯 - 安世有限公司
        • 2022-03-25 - 2022-09-30 - H01L27/02
        • 本發明涉及一種半導體器件、靜電放電保護器件以及器件。更具體地說,本發明涉及一種特別適合作為靜電放電保護用部件的半導體器件。該半導體器件的特征在于,其包括第一結構,該第一結構包括:第二電荷類型的第三半導體區域;第一電荷類型的第四半導體區域,其與第三半導體區域間隔開;以及第一連接元件,其被配置為將第三半導體區域電連接到第四半導體區域,其中第三半導體區域被布置在第一半導體區域和第四半導體區域之間,并且其中第四半導體區域被布置在第二半導體區域和第三半導體區域之間。
        • 包括標準單元和填充單元的集成電路-202210054536.6
        • 鄭學澈;金仁謙;梁箕容;徐在禹 - 三星電子株式會社
        • 2022-01-18 - 2022-09-30 - H01L27/02
        • 一種集成電路包括:標準單元,所述標準單元包括在第一方向上延伸并在垂直于所述第一方向的第二方向上具有第一寬度的第一有源區;以及填充單元,所述填充單元包括類型與所述第一有源區的類型相同的第二有源區并在所述第一方向上與所述標準單元相鄰,所述第二有源區在所述第一方向上延伸并在所述第二方向上具有大于所述第一寬度的第二寬度,其中,所述標準單元還包括類型與所述第一有源區的類型相同的第一錐形部分,所述第一錐形部分布置在所述第一有源區和所述第二有源區之間。
        • 一種芯片的布局結構-202210911088.7
        • 梁成棟;何亮亮;孫昌 - 上海華力微電子有限公司
        • 2022-07-29 - 2022-09-30 - H01L27/02
        • 本發明提供了一種芯片的布局結構,包括:排布在基板上的多個芯片陣列,每個所述芯片陣列中設置有多個功能芯片和至少一個測試芯片,所述所述測試芯片中集成有芯片陣列內的至少部分功能芯片的良率測試結構,用于對相應的功能芯片進行良率測試。本發明中,通過將多個功能芯片的良率測試結構集成在一個測試芯片上,減少功能芯片上所需布局的結構,以縮小功能芯片的面積,從而增大晶圓上可布局的功能芯片的數量,有助于降低生產成本,提高市場競爭力。
        • PG PAD金屬結構版圖及其設計方法-202110979033.5
        • 熊劍鋒 - 珠海妙存科技有限公司
        • 2021-08-25 - 2022-09-30 - H01L27/02
        • 本發明公開一種PG PAD金屬結構版圖及其設計方法,包括第一至第六金屬結構,第一、第二金屬結構位于第一、第三、第五接入點區域內,第一、第三和第五接入點區域沿第一方向依次排布,第一和第二金屬結構,第三和第四金屬結構,第五和第六金屬結構分別沿第二方向間隔排布,第三、第四金屬結構位于第二接入點區域內,第二接入點區域位于第一、第三接入點區域之間,第一、第三金屬結構連接,第二、第四金屬結構連接,第五、第六金屬結構位于第四接入點區域內,第四接入點區域位于第三、第五接入點區域之間,第一、第五金屬結構連接,第二、第六金屬結構連接。本發明能夠兼容多種封裝打線需求,提高設計效率。
        • 電子裝置-202110307894.9
        • 李東霖;潘眉秀;鄭百喬 - 群創光電股份有限公司
        • 2021-03-23 - 2022-09-27 - H01L27/02
        • 本發明公開一種電子裝置,電子裝置包含基板、第一線路、第一半導體元件以及第二半導體元件,基板具有顯示區以及鄰近于顯示區的周邊區,第一線路設置于顯示區以及周邊區中,第一半導體元件設置于顯示區中,第二半導體元件設置于周邊區中并且鄰近于第一半導體元件,第一半導體元件以及第二半導體元件分別在兩個部分與第一線路相交,并且第二半導體元件的兩個部分之間的距離小于第一半導體元件的兩個部分之間的距離。
        • 半導體裝置以及半導體系統-202110906326.0
        • 瀨下敏樹;栗山保彥 - 株式會社東芝;東芝電子元件及存儲裝置株式會社
        • 2021-08-09 - 2022-09-27 - H01L27/02
        • 根據實施方式,第一P型晶體管中,柵極與第一節點連接,漏極與第二節點連接。第一N型晶體管中,柵極與第一節點連接,漏極與第二節點連接。第二P型晶體管中,柵極與第二節點連接,漏極與第三節點連接。第二N型晶體管中,柵極與第二節點連接,漏極與第三節點連接。第三N型晶體管中,柵極與第三節點連接,源極與第二電源線連接,漏極與第一電源線連接。第一P型晶體管比第一N型晶體管小。第二N型晶體管比第二P型晶體管小。第二N型晶體管比第一N型晶體管小。第一N型晶體管比第三N型晶體管小。
        • 提供增加的引腳接入點的集成電路及其設計方法-202210130051.0
        • 都楨湖;徐在禹;白尚訓;柳志秀;俞炫圭;鄭珉在 - 三星電子株式會社
        • 2022-02-11 - 2022-09-27 - H01L27/02
        • 公開了提供增加的引腳接入點的集成電路及其設計方法。所述集成電路包括:第一單元,所述第一單元包括在第一線路層中沿著第一軌跡在第一方向上延伸的第一下圖案;以及第二單元,所述第二單元包括在所述第一線路層中沿著所述第一軌跡在所述第一方向上延伸的第二下圖案,并且所述第二下圖案與所述第一下圖案相距所述第一線路層的最小間距或者更遠,其中,所述第一下圖案對應于所述第一單元的引腳,并且與所述第一下圖案距所述第一單元與所述第二單元之間的邊界相比,所述第二下圖案距所述第一單元與所述第二單元之間的邊界更遠。
        專利分類
        ×

        專利文獻下載

        說明:

        1、專利原文基于中國國家知識產權局專利說明書;

        2、支持發明專利 、實用新型專利、外觀設計專利(升級中);

        3、專利數據每周兩次同步更新,支持Adobe PDF格式;

        4、內容包括專利技術的結構示意圖、流程工藝圖技術構造圖;

        5、已全新升級為極速版,下載速度顯著提升!歡迎使用!

        請您登陸后,進行下載,點擊【登陸】 【注冊】

        關于我們 尋求報道 投稿須知 廣告合作 版權聲明 網站地圖 友情鏈接 企業標識 聯系我們

        鉆瓜專利網在線咨詢

        400-8765-105周一至周五 9:00-18:00

        咨詢在線客服咨詢在線客服
        tel code back_top
        日本少妇精品亚洲第一区
        <rp id="fwvt1"></rp>